

ROTEIRO DE IMPLEMENTAÇÃO EM HARDWARE

MODULAÇÕES DIGITAIS UNIPOLARES NRZ-L E NRZ-I NA PLACA BASYS

ANA MARTA DE SOUSA SANTOS – 082230041

ALEX AKIO NISHIMURA JUNIOR – 081230007

MARIA EDUARDA FERREIRA BIANCHINI – 081230001

PEDRO HENRIQUE RODRIGUES DE ASSIS – 081230018

PROJETO DE COMUNICAÇÃO DE DADOS E SISTEMAS RECONFIGURÁVEIS

SÃO BERNARDO DO CAMPO

2026

LISTA DE FIGURAS

Figura 1 – Forma de onda NRZ-L capturada pelo Analog Discovery 3 na placa Basys 3.....14

Figura 2 – Forma de onda NRZ-I capturada pelo Analog Discovery 3 na placa Basys 3.....15

LISTA DE TABELAS

Tabela 1 – Organização dos arquivos por projeto	6
Tabela 2 – Mapeamento das portas físicas da entidade top_nrz_1_basys3.....	9
Tabela 3 – Identificação dos sinais no projeto NRZ-L em hardware	15
Tabela 4 – Identificação dos sinais no projeto NRZ-I em hardware	16
Tabela 5 – Comparação entre os comportamentos observados de NRZ-L e NRZ-I.....	17

SUMÁRIO

1	INTRODUÇÃO.....	5
2	ORGANIZAÇÃO DOS ARQUIVOS UTILIZADOS	5
3	DESCRIÇÃO DOS MÓDULOS VHDL.....	6
3.1	Módulo nrz_1.vhd	6
3.2	Módulo nrz_i.vhd	7
3.3	Módulo top_nrz_1_basys3.vhd	8
4	ARQUIVO DE RESTRIÇÕES XDC	9
5	CRIAÇÃO DO PROJETO NO VIVADO	10
6	ADIÇÃO DOS ARQUIVOS VHDL E RESTRIÇÕES	10
7	SÍNTESE, IMPLEMENTAÇÃO E GERAÇÃO DO BITSTREAM	11
8	PROGRAMAÇÃO DA PLACA BASYS 3	11
9	CONFIGURAÇÃO DO ANALOG DISCOVERY 3	12
10	EXECUÇÃO E MEDIÇÃO	12
11	RESULTADOS	13
11.1	Projeto NRZ-L.....	14
11.2	Projeto NRZ-I.....	15
12	IDENTIFICAÇÃO DOS SINAIS	15
13	EXPLICAÇÃO DO COMPORTAMENTO OBSERVADO	16
14	COMPARAÇÃO ENTRE NRZ-L E NRZ-I	16
15	INTERPRETAÇÃO FINAL DOS RESULTADOS.....	18
	REFERÊNCIAS BIBLIOGRÁFICAS	19

1. INTRODUÇÃO

Este roteiro descreve, de forma detalhada, o processo de implementação em hardware das modulações digitais Unipolar NRZ-L e Unipolar NRZ-I na placa de desenvolvimento Basys 3, baseada no dispositivo Artix-7 XC7A35T-1CPG236C da Xilinx. Diferentemente de um ambiente de simulação comportamental, a implementação em hardware exige etapas adicionais de síntese, implementação física e geração de *bitstream*, além de programação da FPGA e medição dos sinais de saída com equipamento de instrumentação eletrônica. Cada etapa é indispensável para garantir que o comportamento descrito em VHDL se manifeste corretamente em forma de tensões elétricas mensuráveis nos pinos físicos do dispositivo.

A medição foi realizada com o instrumento Analog Discovery 3 da Digilent, que combina, em um único dispositivo portátil, as funções de osciloscópio digital, gerador de funções, analisador lógico e diversas outras ferramentas de bancada. O software utilizado para captura e análise das formas de onda foi o *WaveForms* na versão 3.24.4. O objetivo deste documento é permitir que um usuário sem experiência prévia com hardware reconfigurável reproduza o experimento na íntegra - desde a abertura do projeto no Vivado até a análise crítica das formas de onda capturadas pelo instrumento - compreendendo tanto as etapas operacionais quanto os princípios técnicos envolvidos em cada fase.

2. ORGANIZAÇÃO DOS ARQUIVOS UTILIZADOS

Cada projeto de implementação em hardware é composto por três categorias de arquivos. Os módulos VHDL descrevem o comportamento do circuito em nível de transferência de registradores (RTL). O módulo de topo mapeia as portas lógicas aos recursos físicos da placa - *switches*, LEDs e pinos de expansão - e constitui a fronteira entre o projeto digital e o mundo físico. O arquivo de restrições com extensão *.xdc* associa cada sinal do projeto a uma localização física de pino da FPGA, definindo também o padrão elétrico de interface. A ausência ou o preenchimento incorreto de qualquer um desses arquivos impede a implementação ou produz um circuito com comportamento inesperado. A Tabela 1, a seguir, apresenta a relação completa dos arquivos utilizados em cada projeto.

Tabela 1 – Organização dos arquivos por projeto

ARQUIVO	TIPO	FUNÇÃO
nrz_1.vhd	Source VHDL	Implementa a lógica de modulação NRZ-L com parâmetros de clock e bit.

nrz_i.vhd	Source VHDL	Implementa a lógica de modulação NRZ-I com inversão de nível por bit '1'.
top_nrz_l_basys3.vhd	Top-level VHDL	Módulo de topo NRZ-L: conecta switches aos LEDs via <code>led <= sw</code> .
top_nrz_i_basys3.vhd	Top-level VHDL	Módulo de topo NRZ-I: instancia <code>nrz_i</code> com divisor de clock da Basys 3.
basys3_nrz_l.xdc	Restrições XDC	Mapeamento dos pinos físicos de switches e LEDs para o projeto NRZ-L.
basys3_nrz_i.xdc	Restrições XDC	Mapeamento dos pinos físicos de switches e LEDs para o projeto NRZ-I.

Fonte: elaborado pelos autores (2026).

3. DESCRIÇÃO DOS MÓDULOS VHDL

3.1 Módulo `nrz_l.vhd`

O módulo `nrz_l.vhd` implementa a modulação NRZ-L com dois parâmetros genéricos: `N_BITS`, que define a largura do vetor de entrada, e `CYCLES_PER_BIT`, que determina por quantos ciclos de `clock` cada bit permanece representado na saída. A entidade recebe o sinal de `clock` da FPGA, sinais de `reset` e `start`, o vetor `data_in` com os bits a transmitir, e produz a saída modulada `nrz_out` junto ao índice do bit corrente `bit_indx`. O Código 1, a seguir, apresenta a declaração completa da entidade.

Código 1 – Declaração da entidade `nrz_l` (`nrz_l.vhd`)

```
entity nrz_l is
  generic (
    N_BITS          : integer := 16;
    CYCLES_PER_BIT : integer := 5
  );
  port (
    clk      : in  std_logic;
    rst      : in  std_logic;
    start    : in  std_logic;
    data_in  : in  std_logic_vector(N_BITS - 1 downto 0);
    nrz_out  : out std_logic;
    bit_indx : out integer range 0 to N_BITS - 1
  );
end nrz_l;
```

Fonte: elaborado pelos autores (2026).

Internamente, o módulo utiliza um contador de ciclos de `clock` denominado `cycle_count` e um índice de bit denominado `bit_index_reg` para controlar qual posição do vetor `data_in` está sendo transmitida a cada instante. Quando o sinal `start` é capturado, a transmissão começa pelo bit mais significativo `data_in(15)`; a cada `CYCLES_PER_BIT` ciclos de `clock`, o índice é

decrementado e a saída recebe o próximo bit da sequência. A linha central da lógica de transmissão, apresentada no Código 2 a seguir, é $out_reg \leq data_in(bit_index_reg - 1)$, que corresponde diretamente à definição do NRZ-L: o nível de saída é simplesmente o valor lógico do bit atual, sem qualquer cálculo de transição ou consulta ao estado anterior.

Código 2 – Lógica de transmissão NRZ-L: atribuição direta do bit à saída (nrz_l.vhd)

```

if start = '1' and active = '0' then
    active      <= '1';
    bit_index_reg <= N_BITS - 1;
    cycle_count  <= 0;
    out_reg      <= data_in(N_BITS - 1);

elsif active = '1' then
    if cycle_count = CYCLES_PER_BIT - 1 then
        cycle_count <= 0;
        if bit_index_reg = 0 then
            active <= '0';
        else
            bit_index_reg <= bit_index_reg - 1;
            out_reg      <= data_in(bit_index_reg - 1);
        end if;
    else
        cycle_count <= cycle_count + 1;
    end if;
end if;

```

Fonte: elaborado pelos autores (2026).

3.2 Módulo nrz_i.vhd

O módulo *nrz_i.vhd* implementa a modulação Unipolar NRZ-I, na qual a informação está codificada nas **transições** do sinal e não em seu nível absoluto. A estrutura da entidade é idêntica à do *nrz_l.vhd*, com os mesmos parâmetros genéricos e as mesmas portas, o que torna os dois módulos intercambiáveis na camada de topo. A diferença fundamental reside na lógica de atualização do registrador de saída *out_reg*: quando o próximo bit a transmitir vale '1', aplica-se $out_reg \leq not\ out_reg$, invertendo o nível anterior; quando o bit vale '0', o nível é preservado com $out_reg \leq out_reg$. O Código 3, a seguir, apresenta essa lógica central com os comentários do código original.

Código 3 – Lógica de inversão de nível no NRZ-I (nrz_i.vhd)

```

-- Primeiro nível: out_reg recebe data_in(15) no start
if start = '1' and active = '0' then
    active      <= '1';
    bit_index_reg <= N_BITS - 1;
    cycle_count  <= 0;
    out_reg      <= data_in(N_BITS - 1);

-- Bits seguintes: inversão ou manutenção

```

```

elsif active = '1' then
    if cycle_count = CYCLES_PER_BIT - 1 then
        cycle_count <= 0;
        if bit_index_reg > 0 then
            bit_index_reg <= bit_index_reg - 1;
            if data_in(bit_index_reg - 1) = '1' then
                out_reg <= not out_reg; -- bit '1': inverte
            else
                out_reg <= out_reg;      -- bit '0': mantém
            end if;
        else
            active <= '0';
        end if;
    else
        cycle_count <= cycle_count + 1;
    end if;
end if;

```

Fonte: elaborado pelos autores (2026).

3.3 Módulo *top_nrz_l_basys3.vhd*

O módulo de topo *top_nrz_l_basys3.vhd* é a camada que conecta a lógica VHDL aos recursos físicos da placa Basys 3 e constitui o ponto de entrada do projeto para o fluxo de síntese. Para o projeto NRZ-L, a implementação adotada é combinacional e extremamente direta: os 16 *switches* (*sw[15:0]*) são atribuídos diretamente aos 16 LEDs (*led[15:0]*) por meio da instrução *led <= sw*. Essa única linha de VHDL é suficiente para implementar a modulação NRZ-L em hardware: cada *switch* ligado representa um bit '1' e acende o LED correspondente com nível lógico de 3,3 V; cada *switch* desligado representa um bit '0' e mantém o LED apagado com nível próximo a 0 V. O Código 4, a seguir, apresenta a entidade e a arquitetura completas desse módulo de topo.

Código 4 – Módulo de topo NRZ-L para a placa Basys 3 (*top_nrz_l_basys3.vhd*)

```

entity top_nrz_l_basys3 is
    port (
        sw  : in  std_logic_vector(15 downto 0);
        led : out std_logic_vector(15 downto 0)
    );
end top_nrz_l_basys3;

architecture Behavioral of top_nrz_l_basys3 is
begin
    -- Modulação NRZ-L: cada LED representa o nível de saída modulado
    led <= sw;
end Behavioral;

```

Fonte: elaborado pelos autores (2026).

O mapeamento entre as portas lógicas da entidade e os pinos físicos do dispositivo Artix-7 é realizado pelo arquivo de restrições XDC, descrito na seção seguinte. A ausência de um sinal de *clock* na lista de portas do módulo de topo indica que o circuito NRZ-L estático é

puramente combinacional: o sinal de saída responde instantaneamente a qualquer alteração nos *switches*, sem latência de *clock*. A Tabela 2, a seguir, descreve o mapeamento físico das portas.

Tabela 2 – Mapeamento das portas físicas da entidade `top_nrz_l_basys3`

PORTA VHDL	DIREÇÃO	PINO FÍSICO (BASYS 3)	DESCRIÇÃO
sw[0]	Entrada	V17	Switch SW0 — posição mais à direita da placa.
sw[15]	Entrada	R2	Switch SW15 — posição mais à esquerda da placa.
led[0]	Saída	U16	LED LD0 — posição mais à direita da placa.
led[15]	Saída	L1	LED LD15 — posição mais à esquerda da placa.

Fonte: elaborado pelos autores (2026).

4. ARQUIVO DE RESTRIÇÕES XDC

O arquivo *basys3_nrz_l.xdc* é o arquivo de restrições físicas do projeto e sua presença é obrigatória para qualquer implementação em hardware com ferramentas Xilinx. Ele é escrito no formato XDC (*Xilinx Design Constraints*), que substituiu o antigo formato UCF a partir do Vivado 2013. Cada sinal do módulo de topo precisa ser mapeado explicitamente a uma localização de pino do encapsulamento do dispositivo Artix-7; sem esse mapeamento, o Vivado não consegue finalizar a etapa de implementação, pois não sabe onde posicionar as conexões de entrada e saída no dispositivo físico.

Cada associação é feita por meio de dois comandos Tcl: *set_property PACKAGE_PIN*, que vincula o sinal a uma localização física específica do encapsulamento, e *set_property IOSTANDARD LVCMOS33*, que define o padrão elétrico do pino como LVCMOS com tensão de referência de 3,3 V - o padrão correto para os bancos de I/O utilizados por *switches* e LEDs na placa Basys 3. A utilização de um padrão incorreto pode danificar o dispositivo ou impedir o funcionamento correto do circuito. O Código 5, a seguir, apresenta um trecho representativo do arquivo de restrições.

Código 5 – Trecho representativo do arquivo de restrições `basys3_nrz_l.xdc`

```
## Switches da Basys 3
set_property PACKAGE_PIN V17 [get_ports {sw[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {sw[0]}]
```

```

set_property PACKAGE_PIN R2 [get_ports {sw[15]}]
set_property IOSTANDARD LVCMOS33 [get_ports {sw[15]}]

## LEDs da Basys 3
set_property PACKAGE_PIN U16 [get_ports {led[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]

set_property PACKAGE_PIN L1 [get_ports {led[15]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[15]}]

```

Fonte: elaborado pelos autores (2026).

5. CRIAÇÃO DO PROJETO NO VIVADO

O procedimento descrito a seguir deve ser repetido separadamente para cada modulação, utilizando nomes de projeto distintos - recomenda-se *NRZ_L_Placa_Basys3* e *NRZ_I_Placa_Basys3*, armazenados em pastas independentes para evitar conflito entre arquivos de implementação. Abra o Vivado e, na tela inicial, selecione *Create Project*. O assistente de criação será iniciado e solicitará, em etapas sucessivas, o nome do projeto, o diretório de armazenamento e o tipo de projeto. Na etapa de tipo de projeto, selecione *RTL Project*, que é o tipo adequado para projetos descritos em linguagem de descrição de hardware destinados à síntese e implementação em FPGA.

Na etapa de seleção do dispositivo, clique na aba *Boards* e pesquise por *Basys3*. Selecione a placa *Basys3* fabricada pela Digilent. Caso a placa não apareça na listagem - o que ocorre quando o arquivo de definição de placa não está instalado no Vivado - selecione diretamente o componente *xc7a35tcpg236-1*, que corresponde à família Artix-7 com encapsulamento CPG236 e grau de velocidade -1, utilizado pela Basys 3. Após confirmar as escolhas, clique em *Finish* para criar o projeto vazio, pronto para receber os arquivos VHDL e as restrições XDC.

6. ADIÇÃO DOS ARQUIVOS VHDL E RESTRIÇÕES

Com o projeto aberto no Vivado, acesse *File* → *Add Sources* ou clique com o botão direito em *Design Sources* no painel *Sources* e selecione *Add Sources*. Na janela que se abre, escolha a opção *Add or Create Design Sources* para adicionar os arquivos VHDL principais. Adicione primeiro o módulo de comportamento (*nrz_l.vhd* ou *nrz_i.vhd*) e em seguida o módulo de topo (*top_nrz_l_basys3.vhd* ou *top_nrz_i_basys3.vhd*). Certifique-se de que ambos aparecem no painel *Design Sources* e que o módulo de topo está marcado como *top* - raiz hierárquica do projeto -, o que pode ser confirmado pelo ícone diferenciado exibido ao lado do arquivo.

Para adicionar o arquivo de restrições, repita o processo selecionando *Add or Create Constraints* e indique o arquivo *.xdc* correspondente ao projeto. Após a adição, ele deve aparecer na seção *Constraints* do painel *Sources*. Vale destacar que, ao contrário dos arquivos VHDL de simulação, o arquivo XDC não possui correspondência com nenhum tipo de simulação comportamental: ele é exclusivo do fluxo de implementação em hardware e só tem efeito a partir da etapa de síntese. Qualquer erro no mapeamento de pinos - como a referência a um pino inexistente ou ao uso de um padrão de I/O incompatível - será reportado como erro ou aviso durante as etapas subsequentes.

7. SÍNTESE, IMPLEMENTAÇÃO E GERAÇÃO DO BITSTREAM

Esta é a etapa que distingue fundamentalmente o fluxo de implementação em hardware do fluxo de simulação. Em vez de apenas executar uma simulação comportamental, o projeto passa por três processos encadeados e obrigatórios. A síntese (*synthesis*) traduz o código VHDL em uma netlist de células lógicas primitivas - LUTs, *flip-flops*, buffers de I/O, entre outros - sem ainda levar em conta a posição física dos recursos na FPGA. Para iniciá-la, clique em *Run Synthesis* no painel *Flow Navigator*. O processo pode levar de alguns segundos a poucos minutos, dependendo da complexidade do projeto, e ao final exibirá um relatório de utilização de recursos lógicos.

A implementação (*implementation*) mapeia e posiciona as células lógicas nos recursos físicos disponíveis na FPGA - processo denominado *place and route* - aplicando as restrições definidas no arquivo XDC, como localização de pinos e padrões de I/O. Para iniciá-la, clique em *Run Implementation*. Ao término, o Vivado exibirá relatórios de temporização, utilização de recursos e eventual violação de restrições. Por fim, a geração do *bitstream* produz o arquivo binário com extensão *.bit* que será carregado na memória de configuração da FPGA; para gerá-lo, clique em *Generate Bitstream*. Ao concluir, o Vivado oferecerá a opção de abrir o *Hardware Manager* diretamente - aceite para prosseguir com a programação da placa.

8. PROGRAMAÇÃO DA PLACA BASYS 3

Conecte a placa Basys 3 ao computador via cabo USB Micro-B e verifique se a chave de alimentação da placa está na posição *USB*, que utiliza o próprio cabo como fonte de energia. No Vivado, acesse o *Hardware Manager* - localizado na seção *Program and Debug* do painel *Flow Navigator* - e clique em *Open Target* → *Auto Connect*. O Vivado detectará automaticamente a placa conectada e exibirá o dispositivo *xc7a35t_0* na árvore de hardware. Em seguida, clique com o botão direito sobre o dispositivo e selecione *Program Device*. A

janela exibida conterá o caminho do arquivo .bit gerado automaticamente na etapa anterior; clique em *Program* para transferir o *bitstream* à FPGA. Ao término da programação, os LEDs e *switches* da placa passarão a responder ao circuito implementado - para o projeto NRZ-L, o acionamento de qualquer *switch* deve acender imediatamente o LED correspondente, confirmando a operação correta do circuito.

9. CONFIGURAÇÃO DO ANALOG DISCOVERY 3

O Analog Discovery 3 é um instrumento de medição e geração de sinais desenvolvido pela Digilent que combina, em um único dispositivo portátil conectado via USB, as funções de osciloscópio digital de dois canais, gerador de funções arbitrárias, analisador lógico de 16 canais, fonte de tensão programável e outras ferramentas de bancada eletrônica. Neste experimento, ele é utilizado como osciloscópio para capturar o sinal de saída gerado pelos projetos NRZ-L e NRZ-I implementados na FPGA. O software de interface utilizado é o *WaveForms* versão 3.24.4, compatível com Windows, Linux e macOS. Após instalar o *WaveForms* e conectar o instrumento, o dispositivo é detectado automaticamente e seu número de série aparece na barra de status inferior da janela - no caso deste experimento, *Discovery3 C SN:210415BDD9EC*.

Para conectar o instrumento à saída do circuito NRZ, utilize o fio de medição do *Channel 1* (conector laranja com pino de 2,54 mm) e o fio de terra correspondente. Conecte a ponta de prova ao pino de saída do sinal na placa Basys 3 - para os projetos deste experimento, o sinal medido corresponde ao nível lógico da saída *led[0]*, acessível diretamente no pino físico U16 da FPGA ou no LED LD0 da placa. No *WaveForms*, abra o módulo *Scope* e configure os seguintes parâmetros: base de tempo em 100 ms/div, *Range* do Canal 1 em 1 V/div, *Offset* em -1,3 V, modo de disparo em *Auto*, *Source* em *Channel 1*, *Type* em *Edge*, *Condition* em *Rising* e nível de disparo em 1,5 V. Essas configurações permitem observar com clareza as transições entre nível alto (~3,3 V) e nível baixo (~0,3 V) do sinal LVCMOS33 gerado pela FPGA.

10. EXECUÇÃO E MEDIÇÃO

Com a placa programada e o Analog Discovery 3 devidamente conectado, posicione os *switches* da Basys 3 conforme a sequência de bits que se deseja transmitir e observar. Para o projeto NRZ-L estático (*led* ≤ *sw*), a forma de onda é determinada pela posição instantânea dos *switches*: cada *switch* ligado mantém o pino de saída correspondente em ~3,3 V, e cada *switch* desligado mantém o pino em ~0 V. A medição mais interessante nesse contexto consiste em alternar lentamente os *switches* enquanto o osciloscópio está em modo *Run*, observando a

resposta instantânea da saída a cada mudança de estado. No modo *Single*, é possível capturar um evento específico disparado pela borda de subida do sinal, o que permite registrar uma sequência de transições para análise posterior.


Para os projetos dinâmicos que utilizam *clock* divisor - nos quais o módulo *nrz_l.vhd* ou *nrz_i.vhd* é instanciado no módulo de topo com uma frequência de bit reduzida -, a sequência de 16 bits definida pelos *switches* é transmitida automaticamente pelo circuito no ritmo determinado pelo divisor de *clock*. O osciloscópio captura as transições do sinal de saída em tempo real, exibindo a forma de onda modulada na tela do *WaveForms*. O ciclo de transmissão se repete indefinidamente enquanto o circuito estiver ativo, permitindo observar a forma de onda completa e ajustar os parâmetros de captura para obter a melhor visualização.

11. RESULTADOS

11.1 Projeto NRZ-L

A Figura 1, a seguir, apresenta a forma de onda NRZ-L capturada pelo Analog Discovery 3. O sinal apresenta nível alto de aproximadamente 3,3 V durante os intervalos em que o bit de entrada vale '1', e nível baixo de aproximadamente 0,3 V durante os intervalos em que o bit de entrada vale '0'. O padrão observado reflete a sequência de *switches* configurada na placa: a maioria dos bits vale '1' (*switches* ligados), o que resulta em um sinal predominantemente em nível alto, com quedas pontuais e bem definidas para nível baixo nas posições em que os bits valem '0'. As transições entre os dois níveis são abruptas e nitidamente delimitadas, característica esperada de um sinal digital LVCMOS33 em condições normais de operação, sem distorção significativa de borda ou ruído superposto.

Figura 1 – Forma de onda NRZ-L capturada pelo Analog Discovery 3 na placa Basys 3




Fonte: WaveForms 3.24.4, capturado com Analog Discovery 3 SN:210415BDD9EC (2026).

11.2 Projeto NRZ-I

A Figura 2, a seguir, apresenta a forma de onda NRZ-I capturada nas mesmas condições de medição. O padrão exibido é radicalmente diferente do NRZ-L: o sinal alterna entre nível alto ($\sim 3,3$ V) e nível baixo ($\sim 0,3$ V) de forma densa e regular, evidenciando a presença de muitas transições consecutivas. Essa elevada densidade de inversões é uma consequência direta da sequência de entrada configurada nos *switches*, que contém predominantemente bits '1'; como cada bit '1' provoca uma inversão do nível anterior no NRZ-I, sequências longas de '1' geram uma onda com alternâncias praticamente contínuas, cujo aspecto visual se assemelha a uma onda quadrada de ciclo de trabalho próximo de 50%.

Figura 2 – Forma de onda NRZ-I capturada pelo Analog Discovery 3 na placa Basys 3



Fonte: WaveForms 3.24.4, capturado com Analog Discovery 3 SN:210415BDD9EC (2026).

12. IDENTIFICAÇÃO DOS SINAIS

Nas formas de onda capturadas pelo Analog Discovery 3, o Canal 1 (laranja) corresponde à saída modulada do circuito implementado na FPGA. Como o instrumento foi conectado diretamente ao pino de saída do LED (*led[0]*), o sinal medido representa fielmente o nível lógico gerado pelo circuito. As Tabelas 3 e 4, a seguir, identificam os sinais de entrada e saída para cada projeto.

Tabela 3 – Identificação dos sinais no projeto NRZ-L em hardware

ELEMENTO	SINAL FÍSICO	INTERPRETAÇÃO
Entrada de bits	SW[15:0] (switches)	Cada switch representa um bit da sequência de entrada. Switch ligado = bit '1'; switch desligado = bit '0'.
Saída modulada	LED[0] / pino U16	Tensão no pino de saída: ~3,3 V = nível alto (bit '1'); ~0,3 V = nível baixo (bit '0').
Canal 1 (Scope)	Analog Discovery Ch1	Tensão medida pelo instrumento. Representa diretamente a saída NRZ-L.

Fonte: elaborado pelos autores (2026).

Tabela 4 – Identificação dos sinais no projeto NRZ-I em hardware

ELEMENTO	SINAL FÍSICO	INTERPRETAÇÃO
Entrada de bits	SW[15:0] (switches)	Cada switch comanda inversão (bit '1') ou manutenção (bit '0') do nível de saída.
Saída modulada	Pino PMOD / LED	Nível absoluto não corresponde ao bit; a transição entre níveis indica um bit '1'.
Canal 1 (Scope)	Analog Discovery Ch1	Cada borda de subida ou descida indica um bit '1'; ausência de borda indica bit '0'.

Fonte: elaborado pelos autores (2026).

13. EXPLICAÇÃO DO COMPORTAMENTO OBSERVADO

No projeto NRZ-L, o comportamento observado na Figura 1 é inteiramente determinístico e imediato: o nível lógico da saída é uma cópia direta do bit de entrada configurado no *switch* correspondente. Como o circuito *top_nrz_l_basys3.vhd* é puramente combinacional (*led <= sw*), a saída muda instantaneamente a cada alteração de *switch*, sem latência de *clock*, sem registradores intermediários e sem qualquer dependência de estado anterior. O sinal medido apresenta nível alto de ~3,3 V, correspondente ao padrão LVCMOS33 com alimentação de 3,3 V, e nível baixo de ~0,3 V, resultante da resistência de condução do transistor de saída da FPGA no estado '0'. As transições periódicas observadas na forma de onda correspondem aos instantes em que determinados *switches* foram alternados manualmente durante a captura.

No projeto NRZ-I, a Figura 2 exibe um padrão completamente distinto: o sinal alterna entre os dois níveis de forma muito mais frequente do que no NRZ-L, evidenciando a natureza diferencial da modulação. Com a maioria dos *switches* ligados (bits '1'), o circuito provoca uma inversão a cada bit processado; sequências longas de bits '1' consecutivos geram inversões encadeadas que produzem o padrão de onda quadrada densa observado na figura. Diferentemente do NRZ-L, não é possível deduzir o valor de um bit individual apenas observando o nível absoluto do sinal em um instante: é necessário analisar a sequência temporal de transições, identificando cada borda como um '1' e cada trecho plano como um '0'. A ausência de qualquer *switch* desligado resultaria em uma onda quadrada perfeita; a presença de bits '0' interrompe localmente a cadeia de inversões, produzindo trechos de nível constante visíveis na forma de onda.

14. COMPARAÇÃO ENTRE NRZ-L E NRZ-I

As duas modulações pertencem à família NRZ (*Non-Return-to-Zero*), caracterizada pela manutenção do nível do sinal durante todo o intervalo do símbolo, sem retorno obrigatório ao nível zero na transição entre bits consecutivos. A diferença fundamental entre elas reside no que o bit representa: no NRZ-L, o bit representa diretamente o **nível absoluto** da onda — um '1' corresponde a nível alto e um '0' a nível baixo, de forma inequívoca e independente do histórico. No NRZ-I, o bit representa uma **ação sobre o nível anterior**: um '1' comanda a inversão do estado anterior e um '0' comanda sua preservação, o que torna a decodificação sequencialmente dependente.

A comparação entre as Figuras 1 e 2 ilustra visualmente essa diferença com a mesma sequência de entrada. No NRZ-L, o sinal permanece em nível alto com poucas quedas pontuais para nível baixo, refletindo a prevalência de bits '1'. No NRZ-I, exatamente essa prevalência de bits '1' gera o comportamento oposto em termos de variabilidade: um sinal muito dinâmico, com transições contínuas, resultado das inversões sucessivas. Essa distinção tem implicações práticas diretas: o NRZ-L é mais simples de implementar e decodificar, mas sofre de problemas de sincronismo em sequências longas de bits iguais, pois a ausência de transições dificulta a recuperação do *clock* no receptor. O NRZ-I, por sua vez, fornece transições regulares em sequências de bits '1', facilitando a recuperação do *clock* e tornando-o mais robusto em cenários reais de transmissão. A Tabela 5, a seguir, sintetiza os principais critérios de comparação.

Tabela 5 – Comparação entre os comportamentos observados de NRZ-L e NRZ-I

CRITÉRIO	NRZ-L	NRZ-I
Representação do bit '1'	Nível alto durante todo o intervalo de bit.	Inversão do nível no início do intervalo.
Representação do bit '0'	Nível baixo durante todo o intervalo de bit.	Manutenção do nível anterior.
Dependência do histórico	Nenhuma: saída = bit atual.	Total: saída depende do nível anterior.
Muitos bits '1' consecutivos	Sinal constante em nível alto.	Onda quadrada densa (inversões consecutivas).
Muitos bits '0' consecutivos	Sinal constante em nível baixo.	Sinal constante (nível preservado sem transições).
Decodificação	Direta: nível = valor do bit.	Sequencial: borda = bit '1'; ausência = bit '0'.
Sincronismo de clock	Difícil com longas sequências iguais	Melhor para sequências com muitos bits '1'.

Implementação em hardware	Combinacional: $led \leq sw$, sem clock.	Sequencial: requer registrador e clock.
---------------------------	---	---

Fonte: elaborado pelos autores (2026).

15. INTERPRETAÇÃO FINAL DOS RESULTADOS

Os resultados obtidos confirmam, na prática em hardware, os comportamentos previstos para as modulações NRZ-L e NRZ-I. A implementação na placa Basys 3 demonstra que o código VHDL desenvolvido pode ser sintetizado, implementado e executado em um dispositivo FPGA real, gerando sinais elétricos perfeitamente mensuráveis e analisáveis com o Analog Discovery 3. No NRZ-L, a implementação combinacional ($led \leq sw$) comprova a simplicidade da modulação: uma única linha de VHDL é suficiente para implementar a regra completa de codificação, e o sinal medido pelo osciloscópio reproduz fielmente a posição dos *switches*, com tensões bem definidas de $\sim 3,3$ V para bit '1' e $\sim 0,3$ V para bit '0', sem qualquer artefato elétrico relevante.

Para o NRZ-I, a implementação sequencial requer o uso de registradores e de um sinal de *clock* para controlar as transições, exigindo um módulo mais elaborado e a instanciação do componente *nrz_i.vhd* no módulo de topo com os parâmetros de temporização adequados para a frequência de bit desejada. O sinal medido apresenta a característica fundamental do NRZ-I: as transições ocorrem precisamente nos instantes correspondentes aos bits '1', enquanto os bits '0' preservam o nível anterior sem qualquer alteração do sinal. A comparação entre as Figuras 1 e 2 sintetiza visualmente a distinção conceitual que define as duas modulações: no NRZ-L, o nível do sinal é a informação; no NRZ-I, a transição é a informação. A utilização do instrumento Analog Discovery 3 e do software *WaveForms* permitiu capturar e validar ambas as formas de onda com precisão, confirmando a corretude da implementação em hardware e a fidelidade do circuito FPGA ao comportamento descrito nos módulos VHDL.

REFERÊNCIAS BIBLIOGRÁFICAS

SINGH, Gurashish; GUPTA, Ankit; GUPTA, Kirti; PANDEY, Neeta. FPGA implementation of different NRZ line coding schemes. In: INDIA INTERNATIONAL CONFERENCE ON INFORMATION PROCESSING, 1., 2016, Nova Delhi. Proceedings [...]. Piscataway: IEEE, 2016. p. 1-7. DOI: 10.1109/IICIP.2016.7975311. Disponível em: <https://ieeexplore.ieee.org/document/7975311>. Acesso em: 23 maio 2026.

DIGILENT, Inc. Analog Discovery 3: Reference Manual. Digilent, 2023. Disponível em: <https://digilent.com/reference/test-and-measurement/analog-discovery-3/reference-manual>. Acesso em: 23 maio 2026.